芯动科技携手UCIe联盟推出首个国产Chiplet标准解决方案

自称为中国一站式IP和定制芯片领域的领头企业，芯动科技宣布正式加入UCIe产业联盟，以促进Chiplet（小芯片/芯粒）的标准化进程。

此外，芯动科技自主研发的首个跨工艺、跨封装且兼容UCIe国际标准的Innolink Chiplet解决方案，已经全球领先地适应多种应用情境，并成功进入商用阶段。

在今年3月，Intel、台积电、三星、日月光、AMD、ARM、高通、Google、微软和Meta（前身Facebook）等行业巨头联合制定了新的通用芯片互联标准——UCIe。

随后，芯动科技宣布推出了首个国自产的物理层兼容UCIe国际标准的IP解决方案“Innolink Chiplet”，这也是国内首个支持跨工艺、跨封装的Chiplet连接方案，并在先进工艺领域通过量产验证。

芯动科技的Chiplet架构师高专表示，芯动科技在Chiplet技术方面已经积累了丰富的客户应用经验，并与台积电、Intel、三星、美光等行业领军公司保持密切的技术交流与合作。早在两年前，公司便开始了Innolink Chiplet的研发，率先明确了Innolink B/C基于DDR的技术路线，并于2020年在Design Reuse全球会议上首次向业界展示了Innolink A/B/C技术。

受益于正确的技术选择和前瞻性布局，Innolink的物理层与UCIe的标准保持一致，成为国内首创、全球领先的自主UCIe Chiplet解决方案。

在Innolink-B/C方案中，芯动科技选用了DDR技术，提供基于GDDR6/LPDDR5的高速、高密度、高带宽连接方案。

标准封装采用传统MCM基板或短距离PCB，作为Chiplet互联媒介，具备成本低、易于集成等优势，同时配合先进的封装技术如Silicon Interposer，具备高密度、低功耗、高成本等特点。

目前，Innolink Chiplet方案不仅应用于风华1号数据中心的GPU，实现了性能的倍增，还已被众多合作伙伴和客户所授权。

通过使用芯动科技的国产Innolink Chiplet技术，芯片设计公司和系统制造商可以快速、便捷地实现多个Die与芯片间的互联，从而有效简化设计流程。

目前，芯动科技已掌握GDDR6/6X、LPDDR5/5X、DDR5/4、HBM3/HBM2E、32G/56G SerDes、基板和Interposer设计方案、以及高速信号完整性分析、先进工艺封装和测试方法等全球前沿核心技术，并通过大量客户需求的实现与量产验证，获得超过200次的流片验证经验，量产应用的高端IP超过60亿颗。