您现在的位置是：主页 > 手机快讯 > 三星 >
三星3D V-NAND技术解析：闪存创新的崭新篇章
发布时间：2013年08月22日 08:30:09 三星 人已围观
简介三星在过去两年中成为全球最大的NAND供应商，展现出强大的生产和技术实力。近期，该公司宣布量产全球首款3D垂直闪存V-NAND，并在本月中旬发布了相关的企业级V-NAND闪存，进一步巩固...
在过去两年中，三星迅速成长为全球最大的NAND闪存制造商，凭借其强大的生产能力和卓越的技术实力，稳居行业领先地位。该公司于本月初宣布实现全球首款3D垂直闪存V-NAND的量产，并于月中发布了与之相关的企业级V-NAND闪存。尽管海力士、SanDisk、美光和东芝等其他NAND生产商也在积极开发各自的垂直闪存项目，但三星在量产时间上已经领先于他们，展现出明显的竞争优势。
三星的V-NAND技术每个芯片的容量为128Gb（约16GB），通过3D堆叠技术，最多可实现24层的叠加，这意味着24层堆叠后的总容量可达到384GB。此外，三星还表示，V-NAND闪存的写入速度及可靠性相比之前均提升了两倍以上。
三星量产V-NAND闪存对于市场的意义何在？他们又是如何实现的？这对整个NAND产业会产生什么影响？Anandtech网站对此进行了一番深入剖析。
传统NAND面临的挑战：提升容量需先进制程，但却降低了可靠性和性能
自2008年Intel推出X25-M SSD以来，SSD的价格已剧降，原先80GB的SSD售价高达600美元，如今同样价位却可以买到三星或美光的1TB SSD。随着摩尔定律的推进，晶体管逐渐缩小，NAND的密度不断提高，价格也因此大幅降低。
然而，晶体管缩小所带来的副作用是NAND的可靠性和性能却在下降。以IMFT近几代NAND产品的P/E循环次数及编程时间为例，情况如下图所示。
不同工艺下的闪存擦写次数及编程时间
在50nm制程时代，P/E次数为10000次，编程时间仅为900微秒，随着工艺的发展，P/E次数从1000次降至5000次，再降至3000次；若是TLC，P/E次数已经减少到1000次。
这其中的根本原因在于物理特性。以2bit MLC为例，每个单元存储2bit数据所需的电子数量不多，但当涉及到3bit MLC（即TLC）时，随着NAND尺寸的缩小，情况就变得复杂。若制程进入14/15/16nm，问题将更加棘手。
三星的形象解释
当NAND单元越来越小、间距愈发逼近，存储单元中微小的变化便难以测量。20nm工艺后，单元间干扰现象愈发严重，而在50nm阶段时，这些问题可通过主控与高质量NAND来缓解。如今我们看到，SSD的主控需承担更多的ECC和类似DSP的任务，以确保数据的准确读写。
通过更先进制程来生产传统NAND的路径正面临终结，据说目前技术仅能再持续一到两代，进一步缩小cell单元的可行性不再。
那么未来NAND的出路是什么？答案就是V-NAND，借助电荷捕获闪存技术制造的3D闪存。